삼성전자 70나노 D램 공정기술 개발

삼성전자가 세계 최초로 70나노(0.07미크론) D램 공정기술 개발에 성공했다.

D램 업계에서는 그동안 80나노(0.08미크론)를 극복하기 힘든 `마(魔)의 벽`으로 인식했었다.

3일 삼성전자는 금속(TiN:티타늄나이트라이드) 전극을 활용한 금속 캐패시터(데이터를 저장하는 절연체)를 개발, 업계 최초로 D램용 70나노 공정기술을 적용한다고 밝혔다.

삼성전자 관계자는 “70나노 공정기술은 80나노 공정대비 약 30%의 칩 생산량 향상 효과가 있다”면서 “금속 캐패시터 공정은 기존 실리콘 캐패시터 공정 대비 캐패시터 크기를 30% 축소 가능해 512메가비트 이상 차세대 대용량 D램에 적합하다”고 말했다.

삼성전자는 이번에 개발한 금속 캐패시터 공정기술을 90나노 512메가비트(Mega-bit)

D램에 적용, 상용화 검증을 완료했으며 올해안에 70나노급 512메가비트 제품을 선보일

예정이다.

<최인철기자 [e-mail]>