삼성전자, 와이어 없이 D램 12단 쌓는 기술 개발

업계 최초 '3D-TSV' 패키징 성공

칩들 신호처리속도·소비전력 개선

‘3D-TSV’와 ‘와이어 본딩’ 비교 이미지. /사진제공=삼성전자

삼성전자가 업계 최초로 ‘12단 3D-TSV(3차원 실리콘 관통전극)’ 기술을 개발하고 패키징 기술에서도 초격차를 이어간다.

이 기술은 기존 금선(와이어)을 이용해 칩을 연결하는 대신 반도체 칩 상단과 하단에 머리카락 굵기의 20분의1 수준인 전자 이동통로(TSV) 6만개를 만들어 연결하는 첨단 패키징 기술이다.

패키징은 반도체 칩이 외부와 신호를 주고받을 수 있도록 길을 만들어주고 외부 충격으로부터 칩을 보호하는 일종의 포장 공정이다. 앞서 이재용 삼성전자 부회장은 지난 8월 반도체 패키징 기술 개발과 검사 등 후공정을 담당하는 온양·천안 사업장을 직접 찾아 ‘반도체 비전 2030’ 달성을 위한 차세대 패키징 개발 방향을 논의하기도 했다.

‘12단 3D-TSV’ 기술은 종이(100㎛)의 절반 이하 두께로 가공한 D램 칩 12개를 쌓아 수직으로 연결하는 고도의 정밀성이 필요해 반도체 패키징 기술 중 가장 난도가 높은 것으로 평가된다. 기존 와이어 본딩 기술보다 칩 간의 신호를 주고받는 시간이 짧아져 속도와 소비전력을 획기적으로 개선할 수 있는 게 특징이다.



삼성전자는 기존 8단으로 쌓은 제품과 같은 패키지 두께(720㎛)를 유지하면서 12개의 D램 칩을 쌓아 고객사들은 별도의 시스템 디자인 변경 없이 보다 높은 성능의 차세대 고용량 제품을 출시할 수 있게 됐다. 또 고대역폭 메모리(HBM)에 이 기술을 적용해 기존 8단에서 12단으로 높임으로써 용량도 1.5배 늘릴 수 있다.

이 기술에 최신 16기가비트(Gb) D램 칩을 적용하면 업계 최대 용량인 24기가바이트(GB) HBM 제품도 구현할 수 있다. 이는 현재 주력으로 양산 중인 8단 8GB 제품보다 용량이 세 배 높다.

삼성전자는 고객의 수요에 맞춰 이 기술을 적용한 고용량 HBM 제품을 적기에 공급할 계획이다.

백홍주 삼성전자 DS부문 부사장은 “인공지능(AI)·자율주행·초고성능컴퓨팅(HPC) 등 다양한 응용처에서 고성능을 구현할 수 있는 최첨단 패키징 기술이 날로 중요해지고 있다”며 “혁신적인 12단 3D-TSV 기술로 반도체 패키징 분야에서도 초격차 기술의 리더십을 이어가겠다”고 말했다.
/이재용기자 [e-mail]