이석희 SK하이닉스(000660) 대표이사 사장이 22일 “향후 D램은 10나노미터(㎚) 이하 공정에 진입하고 낸드플래시는 600단 이상 적층도 가능하게 될 것”이라고 밝혔다. 메모리 반도체 기술의 발전상을 제시하는 동시에 SK하이닉스의 자신감을 피력한 것으로 보인다.
이 사장은 22일 열린 세계전기전자학회(IEEE) 국제신뢰성심포지엄(IRPS)에서 ‘미래 정보통신기술(ICT) 세상을 향한 메모리 반도체 기술의 여정’을 주제로 한 기조 연설을 통해 “D램과 낸드 각 분야에서 기술 진화를 위해 물질과 설계 구조를 개선하고 있다”며 이같이 밝혔다.
SK하이닉스는 최근 미국 마이크론에 이어 176단 낸드플래시 개발에 성공했다. D램의 경우 삼성전자와 함께 ‘10나노 3세대’ 공정에 진입한 상태인데 향후 10나노 이하도 가능해질 것이라는 청사진을 제시한 것이다.
관련기사
D램과 낸드플래시는 모두 메모리 반도체로 D램은 반도체 회로 폭을 나노 단위로 좁히는 방식으로, 낸드플래시는 기본 저장단위 셀을 높이 쌓을수록 성능이 개선된다. IEEE가 주관하는 IRPS는 반도체 등 기술 분야 엔지니어와 과학자들이 참여해 연구 성과를 공유하는 국제 학술행사다.
이 사장은 반도체 기술 발전을 통해 환경 문제 해결 등 사회적 가치 실현에도 앞장서겠다고 밝혔다. 그는 “세계 모든 데이터센터의 하드디스크드라이브(HDD)를 오는 2030년까지 저전력 솔리드스테이트드라이브(SSD)로 교체하게 되면 4,100만 톤의 이산화탄소 배출을 줄일 수 있을 것”이라며 “에너지 소비를 크게 절감하면서도 컴퓨팅 성능을 향상하는 새로운 솔루션을 선보이겠다”고 말했다.
아울러 협력사들과의 건강한 반도체 생태계 조성에 적극적으로 나서겠다는 메시지도 전달했다. 이 사장은 “반도체 산업 생태계의 다양한 파트너들이 협력적 동반 관계를 맺어야 한다”며 “고객과 협력사와의 협업을 기반으로 개방적 혁신을 지향할 것”이라고 밝혔다.
/이경운 기자 cloud@sedaily.com
< 저작권자 ⓒ 서울경제, 무단 전재 및 재배포 금지 >
