삼성전자와 IBM이 기존 반도체 제조 공정인 핀펫(finFET) 방식보다 성능을 2배로 높일 수 있는 새 설계방식 ‘VTFET’을 15일 발표했다. 삼성은 이 방식으로 5나노 공정에서 IBM 칩을 생산할 계획이다.
IBM에 따르면 ‘VTFET’ 공정은 한정된 면적에 더 많은 트랜지스터를 집적하는 방식이다. IBM 관계자는 “반도체 회로 내 집적되는 트랜지스터 수가 2년마다 2배씩 증가한다는 ‘무어의 법칙’을 여러 해 동안 이어갈 수 있게 하는 기술”이라고 설명했다. 양사는 이 기술을 통해 칩 표면에 수직으로 트랜지스터를 쌓아 수직 즉 아래위로 전류를 흐르게 하는 데 성공했다. 전통적인 반도체 칩은 수평으로 전류가 흐르도록 설계된다.
전류 낭비를 줄이는 동시에 더 많은 전류가 흐를 수 있게 지원하는 이 설계 방식은 기존 핀펫(finFET) 공정 칩 대비 2배 성능을 보이거나 전력 사용량을 85% 절감토록 하는 것을 목표로 개발됐다. IBM은 새로운 VTFET 아키텍처가 개발됨에 따라 현행 나노 공정의 한계를 뛰어넘어 반도체 성능 확장을 지속할 수 있고 1주일간 충전 없이도 사용할 수 있는 휴대전화 배터리를 개발할 수 있다고 강조했다. 또 암호화폐 채굴 및 데이터 암호화 등 높은 전력을 필요로 하는 작업의 전력 사용량과 탄소 배출량을 절감할 수 있으며, 해양부표, 자율주행차, 우주선 등 더 다양한 환경에서 전력 소비량이 낮은 사물인터넷(IoT)과 에지 기기 운용을 지원할 수 있다고도 설명했다. 이 기술은 IBM과 삼성전자가 미국 뉴욕 올버니 나노테크 연구단지에서 진행한 공동 연구의 결과다.
한편 IBM은 삼성이 5나노 노드에 기반한 IBM 칩을 생산할 것이라고 밝혔다. 생산된 칩은 IBM의 자체 서버 플랫폼에서 활용될 것으로 예상된다.
무케시 카레 IBM 리서치 하이브리드 클라우드·시스템 담당 부사장은 “이 기술은 일상과 비즈니스를 개선하고 환경에 미치는 영향을 줄이는 새로운 혁신을 제공한다”며 “IBM과 삼성은 반도체 설계 부문 혁신은 물론 '하드 테크'를 추구해 나가는 데 함께 노력하고 있다”고 말했다.
< 저작권자 ⓒ 서울경제, 무단 전재 및 재배포 금지 >
liberal@sedaily.com
